Архитектура на процесор RISC

RISC архитектурата е компютър с ограничен набор от инструкции. Това е вид микропроцесорна архитектура, която използва малък оптимизиран набор от инструкции, за разлика от предишните типове архитектури с разширен набор от алгоритмични данни. Терминът RISC беше създаден от Дейвид Патерсън от проекта RISC в Бъркли.

дефиниция

Компютър с ограничен набор от команди - устройство, чиято набор инструкции архитектура (ISA) е набор от атрибути, което му позволява да имат по-ниски цикъла на обучение (ИПЦ), толкова по-сложен командата настроен към компютъра (CISC). Общата концепция за RISC е концепцията за компютър, който съдържа малък набор от прости и общи алгоритми, но не и разширен набор от сложни и специализирани последователности. Друга обща черта на RISC е архитектурата на товара / магазина, където достъпът до паметта е възможен само чрез конкретни инструкции.

История и развитие

Първите проекти на RISC идват от IBM, Stanford и UC-Berkeley през 70-те и 80-те години. XX век. IBM 801, Stanford MIPS и Berkeley RISC I и II бяха разработени с подобна философия, която стана известна като RISC. Някои характеристики на дизайна са характерни за повечето процесори RISC:

• Времето за изпълнение на един цикъл: процесорите имат CPI - времето за изпълнение на инструкциите за един цикъл. Това се дължи на оптимизирането на всяка команда на процесора.
• Тръбопровод за тръбопроводи: технически алгоритъм, който позволява едновременно изпълнение на части или стъпки от инструкции за по-ефективна обработка на инструкциите.
• Голям списък от регистри: философията на дизайна на RISC обикновено включва повече регистри, за да се предотврати прекомерен брой взаимодействия с паметта.

Макар че броят на компютрите през 60-те и 70-те години на миналия век беше предшественик на модела на RISC, съвременната концепция датира от 80-те години. По-специално, два проекта в Станфорд и Калифорнийския университет намаляват тази концептуална идея. Stanford MIPS ще се превърне в търговски успешен модел, докато Университетът в Бъркли ще даде името на цялата концепция, комерсиализирано като SPARC. Друг успех на тази ера е усилията на IBM, които в крайна сметка доведоха до Power Architecture. С развитието на тези области в края на 1980г., И особено в началото на 1990. Процъфтяват много такива проекти, които са основната сила на пазара на Unix работни станции, както и вградени процесори в лазерни принтери, рутери и подобни продукти ,

Плюсове и минуси на архитектурата на RISC

Най-лесният начин да се проучат предимствата и уязвимостта на архитектурата на RISC е да се сравни с предишната архитектура на CISC. Основната цел на архитектурата на CISC е да изпълни задачата с по-малко линии за сглобяване. Това се постига чрез създаването на процесорно оборудване, което може да разбере и изпълни редица операции. За тази конкретна задача процесорът CISC получава специална инструкция (MULT). Когато се изпълни, тази команда зарежда две стойности в отделни регистри, умножава операндите в модула за изпълнение и след това съхранява продукта в съответния регистър. По този начин цялата задача за умножаване на две числа може да бъде завършена с една инструкция: MULT 2: 3, 5: 2. CISC и RISC архитектура - предишното и следващото архитектурно решение.

MULT е това, което е известно като "сложна инструкция". Командата работи директно в банките за памет на компютъра и не изисква програмистът да извиква изрично всяко натоварване или да запише функции. Той много прилича на команда на езика на по-високо ниво. Например, ако приемем това а представлява стойност от 2: 3 и б представлява стойност от 5: 2, тогава тази команда е идентична на израза C a = a * b.

Едно от основните предимства на тази система е, че компилаторът трябва да извърши минимална работа, за да преведе формулировката на езика на високо ниво в монтаж. Тъй като дължината на кода е сравнително къса, за запазването на инструкции се изисква много малко RAM. В сравнителен анализ на CISC и RISC архитектурата на процесорите акцентът е поставен върху изпълнението на сложни инструкции директно в хардуера.

Подходът на RISC

Процесорите RISC използват само елементарни инструкции, които се изпълняват в един часовников цикъл. По този начин, както е описано по-горе MULT инструкция може да бъде разделена на три отделни команди: натоварване, която се движи на данните от паметта на регистър банка PROD, който е продукт на два операнда, намиращи се в регистрите, както и магазина, който се движи на данни от регистър на банките с памет. За да изпълните точната серия от стъпки, описани в подхода CISC, програмистът ще трябва да кодира четири монтажни линии:

LOAD A, 2: 3.
LOAD B, 5: 2.
PROD A, B.
МАГАЗИН 2: 3, А.

Първоначално това може да изглежда много по-малко ефективен начин за завършване на операцията, тъй като има повече редове кодове и повече RAM са необходими за съхраняване на инструкциите на ниво събрание. Компилаторът също трябва да направи повече работа, за да превърне формулировката на езика на високо ниво в кода за този формуляр.

Сравнение между CISC и RISC

По-долу са сравнителните данни за архитектурата CISC и RISC:

CISC:

• Фокусирайте се върху хардуера.
• Включва много часове сложни инструкции.
• Малки размери на кода, високи цикли в секунда.
• Транзисторите съхраняват сложни инструкции.

RISC:

• Акцент върху софтуера.
• Кратка инструкция, която не изисква много време.
• Ниски цикли на секунда, големи размери на кода.
• Прекарва повече транзистори в регистрите на паметта.

Стратегията на RISC въвежда някои много важни предимства. Тъй като всяка команда изисква само един цикъл на часовника, цялата програма ще работи приблизително същия период от време като многокомпонентната команда MULT. Тези "намалени инструкции" на RISC изискват по-малко транзистори от хардуерното пространство, отколкото сложни инструкции, оставяйки повече място за общи регистри. Тъй като всички инструкции се изпълняват едновременно (например един цикъл на часовника), е възможно тръбопроводът.

Характеристики на процеса

Разделянето на инструкциите LOAD и STORE всъщност намалява количеството работа, която компютърът трябва да изпълни. След като изпълни командата MULT в стил CISC, процесорът автоматично изтрива регистрите. Ако един от операндите трябва да се използва за друго изчисление, процесорът трябва да презареди данните от банката за памет в регистъра. В RISC операндът ще остане в регистъра, докато не бъде заредена друга стойност.

Подходът на CISC се опитва да сведе до минимум броя на инструкциите за всяка програма, като пожертва броя на циклите на инструкция. RISC, напротив, намалява броя на циклите, дължащи се на инструкциите за всяка програма.

Трудности с търговското изпълнение

Независимо от предимствата на обработката на базата на RISC, десетилетия минаха преди RISK чиповете да се търсят в търговската мрежа. В много отношения това се дължи на липсата на софтуерна поддръжка.

Въпреки че линията на Apple Power Macintosh, която използва чипове, базирани на RISC и Windows NT, е съвместима с RISC, Windows 3.1 и Windows 95 са разработени с процесори CISC. Много компании не искаха да рискуват развиващата се технология RISC. Без комерсиален интерес, разработчиците на процесорите не биха могли да направят RISC чипове в достатъчно големи обеми, за да направят тяхната цена конкурентна.

Друго сериозно препятствие беше присъствието на Intel. Независимо от факта, че техните чипове CISC стават все по-тромави и трудни за развитие, Intel разполага с ресурси за разработване на мощни процесори. Въпреки че чиповете RISC биха могли да надминат усилията на Intel в определени области, разликите не бяха достатъчно големи, за да убедят клиентите да променят технологията.

Общото предимство на RISC

Днес Intel x86 е единственият чип, който запазва CISC архитектурата. Това се дължи главно на напредъка в други области на компютърните технологии. Цената на RAM спадна рязко. През 1977 г. 1 MB DRAM струва около $ 5000. До 1994 г. същото количество памет струва само $ 6 (включително инфлация). Технологията на компилаторите също стана по-сложна, така че използването на RISC RAM и фокусирането върху софтуера станаха идеални.

Философия на комплекта инструкции

Погрешното разбиране на дефиницията на РИСК е идеята, че процедурите се елиминират, което води до намален набор от алгоритми. С течение на годините процедурите на RISC се увеличават и сега много от тях имат по-широк набор от функции, отколкото CISC на процесора.

Терминът "намален набор от процедури" означава описание на факта, че обемът на работата, извършена от всяка инструкция е намален (не повече от един цикъл памет), в сравнение със сложни процедури CISC, които изискват десетки цикъла, за да изпълни една команда. RISC архитектурата обикновено има отделни I / O алгоритми и обработка на данни.

Формат на инструкцията

Повечето архитектури на RISC имат инструкции с определена дължина (обикновено 32 бита) и просто кодиране, което много опростява вземането на проби, декодирането и издаването на логика. Един от недостатъците на 32-битовите инструкции е намаляването на кодовата плътност, което е неблагоприятен фактор за вградените изчисления на работни станции и сървъри. Архитектурите на RISC първоначално са проектирани за поддръжка. За да се реши този проблем, няколко архитектури като ARM, Power ISA, MIPS, RISC-V и Adipteva Epiphany имат незадължителен кратък съкратен формат на инструкции или функция за компресиране на команди. SH5 също така следва тази схема, въпреки че еволюира в обратната посока, добавяйки по-дълги мултимедийни инструкции към първоначалното 16-битово кодиране.

Използване на оборудване

За всяко ниво на цялостна производителност чипът RISC обикновено има много по-малко транзистори, проектирани за основна логика, което първоначално позволява на дизайнерите да увеличат размера на регистрите и вътрешния паралелизъм.

Други функции, които обикновено се срещат в архитектурите на RISC, са:

• Средната производителност на процесора е близка до една инструкция на цикъл.
• Единен формат на инструкциите - една дума с код за работа се използва в еднакви позиции за по-лесно декодиране.
• Всички регистри за общо предназначение могат да бъдат използвани като източник / дестинация във всички инструкции, опростявайки разработката на компилатора (регистрите с плаваща запетая често се съхраняват отделно).
• Обикновени режими с комплексно адресиране, изпълнявани от команди.
• Няколко вида данни в хардуера (напр. Байт низ или BCD).

В конструкциите на RISC е представен моделът на Харвардската памет, където командите и данните са концептуално разделени. Това означава, че промяната на паметта, в която е съхранен кодът, не може да повлияе на изпълняваните от процесора указания (тъй като CPU има отделна инструкция и кеш за данни), докато не се издаде специална инструкция за синхронизация. От друга страна, той позволява едновременен достъп до кешове, което често подобрява производителността.

Характеристики на RISC-архитектурата

В началния стадий на развитие на компютърната индустрия се провеждаше програмиране асемблер или машинен код, което насърчава използването на мощни и лесни за използване инструкции.Поради това разработчиците на CPU се опитаха да проектират алгоритми, способни да изпълняват колкото се може повече работа.С появата на езиците от по-високо ниво архитектите започнаха да създават специални инструкции за прякото прилагане на някои централни механизми.Втората обща цел беше да се осигурят всички възможни режими за адресиране за всеки алгоритъм, известен като ортогоналност, за да се улесни внедряването на компилатора.

Отношение към момента е фактът, че дизайна на хардуера е по-зрял от съставител дизайн, така че само по себе си също е причина за въвеждането на функционалността в хардуер или микрокод, а не само в ограничен компилатор памет (или в генерирания код).След появата на RISC този подход стана известен като сложното изчисление на комплекта инструкции или CISC.

Процесорите също имаха относително малко регистри по няколко причини:

• Големият брой регистри позволява по-дълго съхранение и възстановяване на съдържанието на стека на машината и изисква голям брой команда бита като квалификации, което означава по-малко плътен код.
• CPU регистрите са по-скъпи от външните памети.
• Ограниченост на печатни платки или интегрални схеми.

Практическо приложение

RISC архитектурата на процесора вече се използва на широк спектър от платформи: от смартфони и таблетни компютри до някои от най-продуктивните суперкомпютри като компютър K (лидер на топ 500 списъка през 2011 г.).

Към началото на 21-ви век повечето нископрофилни и мобилни системи се основават на архитектурата на RISC. примери:

• Архитектурата ARM доминира на пазара за вградени системи с ниска мощност и ниска цена (200-1800 MHz през 2014 г.). Използва се в редица системи с Android, Apple iPhone и iPad, Microsoft Windows Phone (по-рано Windows Mobile), устройства RIM (topic.risc.architecture), Nintendo Game Boy Advance, DS / 3DS и Switch.
• MIPS линия (в някакъв момент се използва в много компютри, на SGI), а сега - в PlayStation, PlayStation 2, Nintendo на 64 (ipb.risc.arhitektura) игрова конзола, PlayStation Portable и шлюзове за помещения като Linksys WRT54G.
• Hitachi SuperH, използван в Sega Super 32X, Saturn и Dreamcast (viewtopic.php.risc.architecture), сега се разработва и продава от Renesas като SH4.
• Atmel AVR се използва в различни продуктови линии: от преносими Xbox контролери до автомобили BMW.
• RISC-V (vbulletin.risc.arhitektura), пета Бъркли RISC ISA с отворен код, 32-битово адресно пространство с, малък основен набор от инструкции целочислени, експериментален "сгъстен» ISA за код плътност и са предназначени за стандартни и специални разширения.
• Работни станции, сървъри и суперкомпютри.
• MIPS (powered.by.smf.risc.architecture), Silicon Graphics (през 2006 г. прекрати създаването на системи, базирани на MIPS).
• SPARC, Oracle (по-рано Sun Microsystems) и Fujitsu (phorum.risc.architecture).
• Архитектурата на IBM Power Architecture, използвана в повечето суперкомпютри на IBM, средно ниво сървъри и терминални станции.
• PA-RISC Hewlett-Packard (phpbb.risc.architecture), наричана още HP-PA (прекратена в края на 2008 г.).
• Алфа, използвана в еднопосочни компютри, работни станции, сървъри и суперкомпютри от Digital Equipment Corporation, Compaq и HP (преустановени от 2007 г.).
• RISC-V (powered.by.phpbb.risc.arhitektura), пета Бъркли RISC ISA, с отворен код, с 64 или 128-битово адресно пространство и цялото ядро ​​удължен с плаваща запетая и обработка на векторна атомизация и са предназначени за Разширения с инструкции за мрежи, I / O, обработка на данни. 64-битов свръхзвуков дизайн Rocket е достъпен за изтегляне.

Сравнение с други архитектури

Някои процесори са специално проектирани с много малък набор от инструкции, но тези структури се различават значително от традиционните RISC-архитектури, така че те бяха дадени други данни, като минималният набор от команди (MISC) или транспортирането инициира Архитектура (TTA).

Архитектурите на RISC традиционно нямаха успех на пазара за настолни и стокови сървъри, където платформите, базирани на x86, остават доминиращата архитектура на процесорите. Това обаче може да се промени, тъй като процесорите, базирани на ARM архитектура, са разработени за системи с по-висока производителност. Производителите, включително Cavium, AMD и Qualcomm, бяха освободени сървърни процесори въз основа на ARM архитектура. ARM също си сътрудничи с Cray през 2017 г., за да създаде суперкомпютър, базиран на ARM архитектура. Компанията-лидер на компютърната индустрия Microsoft обяви, че в рамките на партньорството с Qualcomm през 2017 г. се планира да се поддържа компютърната версия на Windows 10 на устройства, базирани на Qualcomm Snapdragon. Тези устройства ще поддържат Win32 софтуер на базата на x86, използвайки емулгатора на процесора x86.

Въпреки това, в допълнение към настолната арена архитектурата ARM RISC се използва широко в смартфони, таблети и много форми на вградено устройство. Също така Intel Pentium Pro (P6) използва вътрешно RISC процесорно ядро ​​за своите процесори.

Въпреки първоначалното развитие на RISC процесор архитектура се различава значително от иновативни CISC проекти, които до 2000 г. най-много високо-производителни RISC процесори в гамата е почти не се различава от най-висока производителност процесори CISC линия.